Algoritmo en VHDL que describe el funcionamiento de un Sintetizador Digital Directo usando Difuminado de Fase a partir del cual el circuito físico puede ser implementado. Bloques: Interfaz de comunicación RS232, Acumulador, Difuminador de Fase, Cuantificador, Memoria ROM. El Difuminado de Fase está compuesto por un generador de secuencia pseudoaleatoria encargado de "inyectar" un nivel de pseudorruido a la entrada de cuantificador con el objetivo de mejorar el SFDR(Rango Dinámico Libre de Espurios) del espectro a la salida del cuantificador.
Los bloques lineales interactuan de manera tal que accediendo con incrementos lineales de direcciones a una tabla de mapeo consistente en muestras de amplitud de una sinusoide almacenada en una ROM, se genera una representación digital de la señal deseada a partir de una única señal de referencia , para luego convertirla mediante un conversor D/A en una señal sinusoidal analógica.

Algoritmo en VHDL que describe el funcionamiento de un sistema para la Síntesis Digital Directa de frecuencias a partir del cual el circuito físico puede ser implementado. Consta de varios bloques funcionales (Interfaz de comunicación RS232, Acumulador, Cuantificador, Memoria ROM).

Si está interesado en alguno de nuestros productos puede enviarnos una solicitud a: Despacho LACETEL